DIALOG(R)File 352:DERWENT WPI (c) 2000 DERWENT INFO LTD. All rts. reserv.

008363249 **Image available**

WPI Acc No: 90-250250/199033

XRAM Acc No: C91-106685 XRPX Acc No: N91-187487

Mfr. of thin film poly-silicon@ structure e.g. transistor - by depositing first heavily doped polysilicon@ layer, forming surface diffusion barrier and adding second undoped polysilicon@ layer

Patent Assignee: IND RES INST OF JAPAN (KOGY); IND TECHN RES INST

(INTE-N)

Number of Countries: 002 Number of Patents: 002

Patent Family:

Patent No Kind Date Applicat No Kind Date Main IPC Week

JP **2174170** A 19900705 JP 89196440 A 19890728 199033 B

US 5037766 A 19910806 US 90466583 A 19900117 199134

Priority Applications (No Type Date): US 88280646 A 19881206; US 90466583 A 19900117

Abstract (Basic): JP 2174170 A

Claimed is a lead frame comprising on the whole surface thereof, or on the surface except for the outer lead parts, a Ni-(alloy) plating layer, provided that at least the die bonding part of the Ni(alloy) plating layer comprises thereon a Ni-Sn alloy layer and further thereon a Sn-(alloy) plating layer.

The mfg. process comprises forming the Sn-(alloy) plating layer on the Ni-(alloy) layer and heating to obtain the Ni-Sn alloy layer between the plated layers.

USE/ADVANTAGE - Improves solder bondability of semiconductor chips with Ni or the lead frame. (5pp Dwg.No.0/0)

Title Terms: MANUFACTURE; THIN; FILM; POLY; SILICON; STRUCTURE; TRANSISTOR; DEPOSIT; FIRST; HEAVY; DOPE; POLY; SILICON; LAYER; FORMING; SURFACE;

DIFFUSION; BARRIER; ADD; SECOND; UNDOPED; POLY; SILICON; LAYER

Derwent Class: L03; U11

International Patent Class (Additional): H01L-021/26; H01L-027/04;

H01L-029/78

File Segment: CPI; EPI

DIALOG(R)File 347:JAPIO

(c) 1999 JPO & JAPIO. All rts. reserv.

03198670

THIN-FILM TRANSISTOR AND TWO-LAYER POLYSILICON THIN-FILM STRUCTURE FOR

THIN-FILM RESISTOR

PUB. NO.:

02-174170 [JP 2174170 A]

PUBLISHED:

July 05, 1990 (19900705)

INVENTOR(s): CHINNSHIN WAN

APPLICANT(s): IND TECHNOL RES INST [198533] (A Non-Japanese Company or

Corporation), TW (Taiwan)

APPL NO.:

01-196440 [JP 89196440]

FILED:

July 28, 1989 (19890728)

PRIORITY:

7-280,646 [US 280646-1988], US (United States of America),

December 06, 1988 (19881206)

INTL CLASS: [5] H01L-029/784; H01L-027/04; H01L-027/11

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD:R100 (ELECTRONIC MATERIALS -- Ion Implantation)

囫日本国特許庁(JP)

(1)特許出願公開

母公開特許公報(A)

平2-174170

®Int.CL.3

識別記号

庁内整理番号

❷公開 平成2年(1990)7月5日

H 01 L 29/784 27/04 27/11

P

7514-5F

8624-5F 8624-5F H 01 L 29/78 27/10 3 1 1 3 8 1

签查請求 有

請求項の数 10 (全6頁)

69発明の名称

薄膜トランジスタおよび薄膜抵抗器用二層ポリシリコン薄膜構造

②特 顧 平1-196440

②出 頭 平1(1989)7月28日

優先権主張

❷1988年12月6日參米區(US)❸280646

②発明者

チンーシン・ワン

台灣新竹市光華街22巷 3 號

の出願 入

財団法人工業技術研究

台灣新竹県竹東鎮中興路四段195号

院

四代 理 人

弁理士 湯浅 恭三 外4名

n #1 1

1. 発明の名称

存譲トランジスタおよび存該抵抗器用二層ポ リシリコン雑算機器

2. 特許請求の範囲・

3. 上記ガス処理は、酸素を使用したことを特徴とする調求項2記載の二層多額品干導体薄膜 検達。 4. 上記ガス処理は、窒素を使用したことを特徴とする請求項2記載の二暦多結品半導体薄膜 はみ.

5、請求項1記載の二層多結晶半導体導膜構改 において、該構造は抵抗器を構成しており、上 記未ドープド層は高抵抗率の抵抗を形成し、上 記高過度ドープド層は該抵抗器のコンタクト領 減を形成することを特徴とする、二層多結晶半 準体構造。

6. 上記半導体はシリコンであることを特徴とする請求項1記載の二階多結品半導体再談構造。 7. 上記ドーピンダされたドーパントは、ひ業、リン又はホウ素であることを特徴とする請求項 6記載の二層多結品半導体再製構造。

8. 上記職業処理は、上記高機度ドープド層が ドーピングされたのちに実行されることを特徴 とする禁水項3記載の二層多結晶半導体等膜線 通。

9. 上記職業処理は、格釈された競素により、 400℃~500℃の温度範囲で実行されるこ

特閒平2-174170(2)

والمراج ويصامهما يعامون

とを特徴とする語求項3記載の二層多結品半導体再製講選。

10.上記未ドープド層が薄膜電界効果トラン ジスタのチャネルとして用いられ、このチャネ ルは、領荷電極としての絶縁ゲートを備えるこ とを特徴とする二層多緒品半導体薄膜構造。

3.発表の非典な意味

[産業上の利用分野]

本是明は、二階多結晶等度である二層ポリシリコン等度構造に関し、特に酸素拡散技術を用いて 小型化した二層ポリシリコン等族構造を有する等 核電界効果トランジスタ及び等膜抵抗器に関する。

【従来の技報】

高級抗性ポリシリコンは、スタティックランダムアクセスメモリ(Static Random Access Henery) に高記憶密度と低消費電力(Low Power Bissipatios)の特性を持たせることができるが、結晶粒界 中の高温度ドーパントは、高い拡散係数を有する ため、ポリシリコン再級を抵抗器として用いた場合に抵抗器を小型化することができなかった。従

は、高い記憶密度と高い演算選尾の三次元集機回 路を実現する場合の必要条件であると述べ、落裏 トランジスタの小型化及び低スレッショルド化の 必要性を述べている。

[発明が解決しようとする暴題]

ところが、T.Oblesseが提案した方法で酸素を住入した場合、ポリシリコン等膜量に対容を小型化するが、ポリシリコン等質を要素では、ポリシリコン等質を要素では、ポリシリコン等質を受けることができるが、ポリシリコン等値に対象があった。即の、T.Oblessの方という問題されるポリシリコン等値トランでは、製造されるポリシリコンを低くアショルド電圧を低くアンジスタの表には、対域に関素を住立というので、オリションには、対域に関素を住立というのでは、対域に関素を住立というのでは、カールには、アンコンを使用というでは、カールには、アンコンを使用というでは、カールには、アンコンを使用というでは、カールには、アンコンを使用というには、アンコンを使用というには、アンコンを使用というには、アンコンを使用というの製造が容易ではなかった。

来の技術文献として、R.Sakte等は IEEE lateraational Electron Devices Meeting Proceedings (1988) C. "A. Hevel Scaled Dove Oxygen lastanted Polysilices Resister for future static RAMS"を発表した。その論旨は、酸潔を住入する ことにより、薄膜盆抗器を小型化しようとする着 塩にある。そして、T.Ohroneは、IEEE Transzetien an Bleetren Derices, Tot ED-32, Sogember(19 85).p.1749-1755 & . "lea-Implanted Thin Polycrystal-line allicon Eigh-Value Resistors for Righ Beasity Poly-Lood Static RAN Applicatiess*と悪して、政策をポリシリコン層に注入する ことにより、高熱処理後の結晶位界でのドーパン ト(だとえば、ひ葉)の拡散速度は急波されると述 べた。T.Ohroneもまた、IEEE Journal of solid state circuit, Vol. SC-15. Oct. (1988), p. 254-261 K . "An BEzibit static MOS PAM Fabricated by a-MOS/a-vell CMOS Technelogy"と思して、ポリシ リコン薄膜トランジスタを小型化し、かつできる だけ低いスレッショールド電圧を保有させること

本発明の第1の目的は、ドーパントが結晶粒界に 沿って高温度ドープド領域から未ドープド層本質 領域へ拡散するのを阻止しようとすることである。

第2の目的は、ポリシリコン薄膜抵抗器及びポ リシリコン薄膜トランジスタの小型化を増進しよ うとすることである。

・ 第3の目的は、スレショルド電圧が低いポリシ リコン孫譲トランジスタを提供することである。

第4の目的は、余計なモノリングラフィックプロセスを必要とすることなく、同一層にポリシリコン再駆技術器及び薄膜トランジスタを製造することのできるプロセスを提供しようとすることで

[装理を解決するための手段]

本発明のこれらの目的は、第1層の高濃度ドープド間(領域)が形成された時点で放産に対し酸素処理を集して該層の実面及び培品粒界へ酸素を拡散させ、その後形成される第2層の未ドープド間(領域)への、高速度ドーブド階からのドーパントの拡散を阻止するようにしたことにより進成

ana.

本発明では、二層多筋品(ポリシリコン)機皮を使用しており、高濃度ドープド層は電磁質域(コンタクト領域)として用いられ、来ドープド層は 拡加型はMOSトランジスタのチャネル層として用いられ、抵抗器として形成した場合にはその は、が高いものが得られ、再額トランジスタとして砂度した場合にはそのスレッショルド電圧が 比較的低いものが得られる。

[実施價]

本発明の上記目的及び特徴は下記の説明と図面から明らかになるのであろう。

第1回には、本発明の一実施例の二層ポリシリコン薄膜抵抗器の最新面図が示されている。 ひ選 (As)、リン又はホク素(B)でドープされた高濃 健ドープドポリシリコン暦(1)は、薄膜抵抗器の健値として使用され、第2層のポリシリコン層(2)は、本質型(ibtrissic lype)に属し、高低抗率(単位長さ当たりの抵抗値)の抵抗器として使用される。基版(3)は任意の絶象体からなるもの

形成される。次に第3図(b)に示されるのであるの位度で約5~10分間機 素処理を実行し、機業を高速度をデドボリッシュ 機業分別で表面及び数型を変形の表面及び数型を変形の表面及び数型を変形の表面を表現である。 機業分子は図中、ドマトであるがあり、、値によって数別である。その後、第3回(c)に示されるにはまった。 未ドープド本質ポリシリコンを用しまれる。 のまたの後の表面をでからなれる。

このように形成された薄膜抵抗器において、高 濃度ドープドンリコン層(1)にドープされたド ーパントは、酸素分子の存在により本質ポリシリコン層(2)へ拡散されることがない。またれまた 素分子は本質ポリシリコン層(2)が形成された 後は第3回(c)に模式的に示された位置に銀ど まることになる。

第4回は、上記の数案処理を施した再模型抗算 の拡抗率(即ち、単位長さ当たりの抵抗値)とマ .スク長との関係を、数案処理の時間をランニング で、未ドープド層の本質ポリシリコン層(2)が形成される前に、高速度ドープドポリシリコン層(1)は形成される。

第3因には、第1因の育良抵抗器の製造方法が 示されている。第3因(a)に示されるように、 まず高濃度ドーブドボリシリコン層(1)が基板 (3)上に形成される。これは例えば、低圧化学 質相皮及法(1PCVD)により約610度Cで

パラメータとして示している。この図から、マスク長の短い抵抗器においては、酸素処理の時間が 近くなればなるほど、抵抗率がより急速に低下す る事が特る。従って所定時間以上の酸素処理がマ スク長の短い抵抗器の高抵抗率を得る場合に効果 がある事が利る。

第2図に示した構造の電界効果トランジスタは、 再該抵抗器を形成するための第3図(ε)~(c) の工程後、絶数層(14)及びゲート電極(15) を形成することによって形成されるものである。

特爾平2-174170 (4)

第5回には、本発明による薄護MOSトランジスタのドレイン電流(Ia)対ゲート電圧(Vas)の関係特性関が示されている。この例のトランジスタは、銀50ga、長さ2ga、テャンネル層の厚さ0.8gaである。ゲート絶像体層は二層に形成されており、下層は350人の二酸化ケイ素(SigNo)で、上層は300人の塩化ケイ素(SigNo)である。上記図において、ゲート電圧が約4Vになると、ドレイン電圧が急速に低下していることが得るが、この電圧値はスレショルド電圧であり、比較的低レベルとなっている事が解る。

なお、上記した説明においては、 酸素処理を行うことにより拡散阻止領域を形成しているが、 別の気体例支ば、 窒素を酸素の代わりに用いても同様な効果が得られるものである。 従って本発明は 酸素処理に限定されるものではない。

[発明の効果]

本発明は以上のように提戻されているので、マ スク長の比較的知い抵抗器であっても、その抵抗 値を比較的大きくすることができ、また電界効果

3 … 基板

- 14ーゲート絶縁体層
- 15…ゲート電圧

代理人 弁理士 裔 溴 卷 土地




トランジスタの場合にはマスク長の盛いものであってもスレッショルド電圧を比較的低くすることができ、したがって位抗値の大きい症状器、及びスレッショルド電圧の高い電界効果トランジスタを 高密度にかつ容易に形成することができる。

1、11…高濃度ドープドポリシリコン腫


(第1層)

2、12…未ドープド本質ポリシリコン層

(第2層)



李 4 図



第5 团

ドレイン電流 In(A)

